- 猜你喜欢
- 视频介绍
- 分集列表
- 视频下载
电子信息
电子信息
电子信息
电子信息
电子信息
电子信息
电子信息
电子信息
电子信息
电子信息
电子信息
电子信息
电子信息
电子信息
电子信息
欧阳星明，于俊清著，数字逻辑（第4版）华中科技大学出版社，2009.02 康华光著，电子技术基础——数字部分.高等教育出版社，2008 汤勇明，张圣清，陆佳华著，搭建你的数字积木——数字电路与逻辑设计（Verilog HDL&Vivado版），清华大学出版社，2017.05 蒋立平著数字逻辑电路与系统设计（第3版）电子工业出版社, 2019.01
- 1.0.0科技革命促生互联网时代
- 2.0.1半导体与微电子技术
- 3.0.2课程性质、内容与学习方法
- 4.1.1数字信号与系统
- 5.1.2数制及其转换
- 6.1.3.1原码
- 7.1.3.2反码
- 8.1.3.3补码
- 9.1.4几种常用的编码
- 10.2.1.1逻辑代数的公理和基本运算
- 11.2.1.2逻辑函数
- 12.2.2.1逻辑代数的基本定理
- 13.2.2.2逻辑代数的规则
- 14.2.2.3复合逻辑
- 15.2.3.1逻辑表达式的基本形式
- 16.2.3.2逻辑表达式的标准形式
- 17.2.3.3逻辑表达式的转换
- 18.2.4.1与或表达式化简方法
- 19.2.4.2与或表达式化简举例
- 20.2.4.3或与表达式化简
- 21.2.5.1卡诺图的组成及性质
- 22.2.5.2卡诺图上最小项的合并规律
- 23.2.5.3卡诺图化简逻辑函数
- 24.2.6列表化简法
- 25.3.1数字集成电路的分类
- 26.3.2.1二极管的开关特性
- 27.3.2.2三极管的开关特性
- 28.3.3简单逻辑门电路
- 29.3.4.1典型的TTL与非门
- 30.3.4.2常用的集成TTL门电路
- 31.3.4.3两种特殊的门电路
- 32.3.5.1MOS管的开关特性
- 33.3.5.2CMOS集成逻辑门
- 34.3.6正逻辑和负逻辑
- 35.3.7.1触发器概述
- 36.3.7.2基本RS触发器
- 37.3.7.3钟控触发器
- 38.3.7.4主从RS触发器
- 39.3.7.5主从JK触发器
- 40.3.7.6维持阻塞触发器
- 41.4.1逻辑电路的分类
- 42.4.2组合逻辑电路分析
- 43.4.3.1组合逻辑电路设计的一般步骤
- 44.4.3.2包含无关条件的组合逻辑电路设计
- 45.4.3.3多输出组合逻辑电路的设计
- 46.4.3.4无反变量提供的组合逻辑电路设计
- 47.4.4.1组合逻辑电路中险象的定义
- 48.4.4.2组合逻辑电路中险象的判断
- 49.4.4.3组合逻辑电路中险象的消除
- 50.5.1.1时序逻辑电路概述
- 51.5.1.2同步时序逻辑电路的描述方法
- 52.5.2.1同步时序逻辑电路表格分析法
- 53.5.2.2同步时序逻辑电路代数分析法
- 54.5.3.1同步时序逻辑电路的一般设计步骤
- 55.5.3.2原始状态图1
- 56.5.3.3原始状态图2
- 57.5.3.4原始状态图化简
- 58.5.3.5状态编码
- 59.5.3.6确定激励函数和输出函数
- 60.5.4.1同步时序逻辑电路举例
- 61.5.4.2自启动的问题
- 62.6.1异步时序逻辑电路的特点与分类
- 63.6.2.1脉冲异步时序逻辑电路分析
- 64.6.2.2脉冲异步时序逻辑电路设计
- 65.6.3.1电平异步时序逻辑电路的结构模型和分析方法
- 66.6.3.2电平异步时序逻辑电路分析
- 67.6.3.3电平异步时序逻辑电路中的竞争
- 68.7.1.1二进制并行加法器
- 69.7.1.2译码器
- 70.7.1.3编码器
- 71.7.1.4多路选择器
- 72.7.1.5多路分配器
- 73.7.2.1计数器74193及应用
- 74.7.2.2计数器74290及应用
- 75.7.2.3集成寄存器
- 76.7.3.1集成定时器555
- 77.7.3.2多谐振荡器
- 78.7.3.3施密特触发器
- 79.7.3.4单稳态触发器
- 80.7.4.1集成DA转换器的工作原理
- 81.7.4.2集成AD转换器的工作原理
- 82.8.1PLD概述
- 83.8.2.1可编程只读存储器PROM
- 84.8.2.2可编程逻辑阵列PLA
- 85.8.2.3其他低密度可编程逻辑器件
- 86.8.3.1现场可编程门阵列FPGA
- 87.8.3.2Vivado设计套件
- 88.实验1虚拟实验平台介绍
- 89.实验2.1Logisim简介
- 90.实验2.2Logisim实例
- 91.实验3.1vivado简介
- 92.实验3.2vivado实例
- 1.0.0科技革命促生互联网时代
- 2.0.1半导体与微电子技术
- 3.0.2课程性质、内容与学习方法
- 4.1.1数字信号与系统
- 5.1.2数制及其转换
- 6.1.3.1原码
- 7.1.3.2反码
- 8.1.3.3补码
- 9.1.4几种常用的编码
- 10.2.1.1逻辑代数的公理和基本运算
- 11.2.1.2逻辑函数
- 12.2.2.1逻辑代数的基本定理
- 13.2.2.2逻辑代数的规则
- 14.2.2.3复合逻辑
- 15.2.3.1逻辑表达式的基本形式
- 16.2.3.2逻辑表达式的标准形式
- 17.2.3.3逻辑表达式的转换
- 18.2.4.1与或表达式化简方法
- 19.2.4.2与或表达式化简举例
- 20.2.4.3或与表达式化简
- 21.2.5.1卡诺图的组成及性质
- 22.2.5.2卡诺图上最小项的合并规律
- 23.2.5.3卡诺图化简逻辑函数
- 24.2.6列表化简法
- 25.3.1数字集成电路的分类
- 26.3.2.1二极管的开关特性
- 27.3.2.2三极管的开关特性
- 28.3.3简单逻辑门电路
- 29.3.4.1典型的TTL与非门
- 30.3.4.2常用的集成TTL门电路
- 31.3.4.3两种特殊的门电路
- 32.3.5.1MOS管的开关特性
- 33.3.5.2CMOS集成逻辑门
- 34.3.6正逻辑和负逻辑
- 35.3.7.1触发器概述
- 36.3.7.2基本RS触发器
- 37.3.7.3钟控触发器
- 38.3.7.4主从RS触发器
- 39.3.7.5主从JK触发器
- 40.3.7.6维持阻塞触发器
- 41.4.1逻辑电路的分类
- 42.4.2组合逻辑电路分析
- 43.4.3.1组合逻辑电路设计的一般步骤
- 44.4.3.2包含无关条件的组合逻辑电路设计
- 45.4.3.3多输出组合逻辑电路的设计
- 46.4.3.4无反变量提供的组合逻辑电路设计
- 47.4.4.1组合逻辑电路中险象的定义
- 48.4.4.2组合逻辑电路中险象的判断
- 49.4.4.3组合逻辑电路中险象的消除
- 50.5.1.1时序逻辑电路概述
- 51.5.1.2同步时序逻辑电路的描述方法
- 52.5.2.1同步时序逻辑电路表格分析法
- 53.5.2.2同步时序逻辑电路代数分析法
- 54.5.3.1同步时序逻辑电路的一般设计步骤
- 55.5.3.2原始状态图1
- 56.5.3.3原始状态图2
- 57.5.3.4原始状态图化简
- 58.5.3.5状态编码
- 59.5.3.6确定激励函数和输出函数
- 60.5.4.1同步时序逻辑电路举例
- 61.5.4.2自启动的问题
- 62.6.1异步时序逻辑电路的特点与分类
- 63.6.2.1脉冲异步时序逻辑电路分析
- 64.6.2.2脉冲异步时序逻辑电路设计
- 65.6.3.1电平异步时序逻辑电路的结构模型和分析方法
- 66.6.3.2电平异步时序逻辑电路分析
- 67.6.3.3电平异步时序逻辑电路中的竞争
- 68.7.1.1二进制并行加法器
- 69.7.1.2译码器
- 70.7.1.3编码器
- 71.7.1.4多路选择器
- 72.7.1.5多路分配器
- 73.7.2.1计数器74193及应用
- 74.7.2.2计数器74290及应用
- 75.7.2.3集成寄存器
- 76.7.3.1集成定时器555
- 77.7.3.2多谐振荡器
- 78.7.3.3施密特触发器
- 79.7.3.4单稳态触发器
- 80.7.4.1集成DA转换器的工作原理
- 81.7.4.2集成AD转换器的工作原理
- 82.8.1PLD概述
- 83.8.2.1可编程只读存储器PROM
- 84.8.2.2可编程逻辑阵列PLA
- 85.8.2.3其他低密度可编程逻辑器件
- 86.8.3.1现场可编程门阵列FPGA
- 87.8.3.2Vivado设计套件
- 88.实验1虚拟实验平台介绍
- 89.实验2.1Logisim简介
- 90.实验2.2Logisim实例
- 91.实验3.1vivado简介
- 92.实验3.2vivado实例