金元证券：电子行业深度报告：微纳世界的建筑师：光刻技术深度解析

光刻工艺是半导体制造技术中重要组成部分，每个掩模层均需要光刻作为起始工艺点。一个具有4个金属层、0.13μm的CMOS（互补型金属氧化物半导体）集成电路制造工艺中，有474个工艺步骤，使用了超过30个掩模层，其中212个步骤与光刻曝光相关，105个步骤与使用光刻胶图像的图案转移相关。光刻的重要性不仅因掩模层的需求，更重要的是它通常决定了下一个技术节点的限制因素。对于每一个节点，最小特征尺寸（线宽/栅长）以及线距都会降低至上一个技术节点的1/√2（约70%），电路密度的降低系数为2。 逻辑芯片金属互连层较为复杂，而存储芯片（DRAM和NAND)的核心存储阵列由高度规则的线/间隔结构组成，其线宽和间距通常都被压到极限且非常均一。对于DRAM，存储单元的字线和位线通常采用最小可能的线宽以取得最大电容和最小占用面积。在逻辑和存储中，pitch的挑战有所不同。逻辑电路中最小pitch往往出现在第一层金属互连和晶体管层。例如7nm逻辑的M1线/槽pitch约为40nm。相比之下，存储阵列的pitch基本固定在单一最小值，例如DRAM字线pitch整个阵列内恒定（除了边缘过渡区），NAND平面栅极p